

# **AHB 总线规范读书笔记**

中国科学院微电子研究所

韩健


序 .....	1
1、 概述.....	1
2、 命名规则.....	1
3、 总线结构.....	2
4、 信号定义.....	3
5、 总线操作概述.....	5
6、 基本传输.....	5
7、 控制信号.....	7
7.1、 传输类型.....	7
7.2、 Burst传输.....	8
7.3、 传输方向.....	9
7.4、 传输大小.....	9
7.5、 保护控制.....	10
8、 地址译码.....	10
9、 响应信号.....	11
9.1、 传输完成.....	11
9.2、 传输响应.....	11
10、 仲裁.....	12
11、 AHB组件 .....	13
11.1、 slave.....	13
11.2、 master .....	14
11.3、 arbiter .....	16
11.4、 decoder .....	17
12、 其他.....	18

# 序

AHB 总线规范是 AMBA 总线规范的一部分。AMBA 总线规范是 ARM 公司提出的总线规范，被大多数 SoC 设计采用，它规定了 AHB（Advanced High-performance Bus）ASB（Advanced System Bus）APB(Advanced Peripheral Bus)。AHB 用于高性能、高时钟频率的系统结构，典型的应用如 ARM 核与系统内部的高速 RAM，Nand Flash，DMA，Bridge 的链接。APB 用于连接外部设备，对性能要求不高，而考虑低功耗问题。ASB 是 AHB 的一种替代方案，没有关注过它的使用，也没有见过其实际使用范例。因项目需要，阅读 AHB 总线规范，并做读书笔记。下面主要介绍 AHB 规范 (AMBA Specification Rev2.0)，预计今后加入 APB 协议部分。

## 1、概述

AHB 总线规范被用来作为 SoC 设计的内部高速总线，挂载高速设备，如图一所示。



图一、典型 AHB 总线系统

AHB 总线具有如下特性：

- burst transfers
- split transactions
- single cycle bus master handover
- single clock edge operation
- non-tristate implementation
- wider data bus configurations (64/128 bits).

## 2、命名规则

H: 以 H 开头代表 AHB 总线定义的信号，以区别系统设计时的其他信号


n: 低电平有效。如 HRESETn 低电平有效的 reset 信号，也是 AHB 协议里唯一的低电

平有效信号。

x: 针对某一 Master 或 Slave 的信号, 如 HBUSREQx1 为 Master1 的 bus request 信号。

### 3、总线结构

AHB 总线系统有 Master、Slave 和 Infrastructure 构成。Infrastructure 由 Arbiter, 数据多路, 地址控制多路, 译码器构成。有需要占用总线的 Master 向 Arbiter 提出占用总线请求, Arbiter 授权给指定的 Master。任一时间周期只有一个 Master 可以接入总线, 对其指定的 Slave 进行读写操作。总线统一规划 slave 的地址, 译码器根据地址选择哪个 slave 与 master 进行数据通信。授权访问机制通过多路选择器实现: Arbiter 将获得授权的 master 序号传输给地址和写数据多路, 以选择哪个 master 接入总线; 地址译码器根据 master 需要访问的地址选择 master, 并为写数据多路提供控制信号以选通相应的 slave。下图取自 ARM Specification p3-4, 显示了三个 Master, 四个 Slave 的连接。



图二、多路选择器连接结构

## 4、信号定义

总线上传输的信号基本可以分为时钟复位信号、地址信号、控制信号、读写数据信号、申请信号、授权信号、反馈信号。表一列出了 AHB 总线的信号名称，用途等信息：

表一、AHB 信号

Name	Source	To	Description
<b>HCLK</b>	Clock source	各个module	Clock source. 上升沿采样 Bus clock
<b>HRESETn</b>	Reset controller	各个module	Reset signal. 低电平有效
<b>HADDR[31:0]</b>	Master	decoder mux to Slave arbiter	32-bit system address bus. Address bus
<b>HTRANS[1:0]</b>	Master	mux to Slave	Indicates the type of the current transfer, which can be NONSEQUENTIAL, SEQUENTIAL, IDLE or BUSY Transfer type
<b>HWRITE</b>	Master	mux to Slave	When HIGH this signal indicates a write and when LOW a read transfer Transfer direction
<b>HSIZE[2:0]</b>	Master	mux to Slave	Indicates the size of the transfer, which is typically byte (8-bit), halfword (16-bit) or word (32-bit). The protocol allows for larger transfer sizes up to a maximum of 1024 bits. Transfer size
<b>HBURST[2:0]</b>	Master	mux to Slave Arbiter	Master Indicates if the transfer forms part of a burst. Four, eight and sixteen beat bursts are supported and the burst may be either incrementing or wrapping. Burst type
<b>HPROT[3:0]</b>	Master	mux to Slave	保护机制 需要slave带有保护功能 (规范的slave接口结构图没有H PROT信号) Protection control
<b>HWDATA[31:0]</b>	Master	mux to Slave	The write data bus is used to transfer data from the master to the bus slaves during write operations. A minimum data bus width of 32 bits is recommended. However, this may easily be extended to allow for higher bandwidth operation. Write data bus
<b>HBUSREQx</b>	Master	Arbiter	A signal from bus master x to the bus arbiter which

---

Bus request			indicates that the bus master requires the bus. <b>There is an HBUSREQx signal for each bus master in the system, up to a maximum of 16 bus masters.</b>
<b>HLOCKx</b> Locked transfers	Master	Arbiter	When HIGH this signal indicates that <b>the master requires locked access to the bus</b> and no other master should be granted the bus until <b>this signal is LOW</b> .
<b>HRDATA[31:0]</b> Read data bus	Slave	mux to Master	The read data bus is used to transfer data from bus slaves to the bus master during read operations. A minimum data bus width of 32 bits is recommended. However, this may easily be extended to allow for higher bandwidth operation.
<b>HREADY</b> Transfer done	Slave	mux to Master Arbiter	When <b>HIGH</b> the <b>HREADY</b> signal indicates that a transfer <b>has finished on the bus</b> . <b>This signal may be driven LOW to extend a transfer.</b>  Note: Slaves on the bus require <b>HREADY</b> as both an input and an output signal.
<b>HRESP[1:0]</b> Transfer response	Slave	mux to Master Arbiter	The transfer response provides additional information on the status of a transfer. <b>Four different responses are provided, OKAY,ERROR, RETRY and SPLIT.</b>
<b>HSPLITx[15:0]</b> Split completion request	Slave	Arbiter	This 16-bit split bus is used by a slave to indicate to the arbiter which bus masters should be allowed to re-attempt a split transaction. Each bit of this split bus corresponds to a single bus master.
<b>HSELx</b> Slave select	Decoder	Slave	Each AHB slave has its own slave select signal and this signal indicates that <b>the current transfer is intended for the selected slave</b> . This signal is simply a combinatorial decode of the address bus.
<b>HGRANTx</b> Bus grant	Arbiter	Master	This signal indicates that <b>bus master x is currently the highest priority master</b> . Ownership of the address/control signals changes at the end of a transfer when HREADY is HIGH, so a master gets access to the bus when both HREADY and HGRANTx are HIGH.
<b>HMASTER[3:0]</b> Master number	Arbiter	具有SPLIT功能的 Slave	These signals from the arbiter indicate which bus master is currently performing a transfer and is used by the slaves which support SPLIT transfers to determine which master is attempting an access.  The timing of <b>HMASTER</b> is aligned with the timing of the address and control signals.

---

<b>HMASTLOCK</b> Locked sequence	Arbiter	具有SPLIT功能的 Slave	Indicates that the current master is performing a locked sequence of transfers. This signal has the same timing as the <b>HMASTER</b> signal.
-------------------------------------	---------	---------------------	---

## 5、总线操作概述

Master 必须获得授权接入总线，才可以进行 AHB 传输。这一过程开始于总线向 arbiter 发出请求信号，然后 arbiter 决定哪个 master 可以获得授权接入总线。

获得授权的总线开始 AHB 传输，首先发出地址和控制信号。这些信号提供地址信息、传输方向和带宽以及 burst 类型。根据地址和控制信号确定 master 与哪个 slave 链接，进行数据传输，数据传输通过数据总线完成。为避免出现三态总线，AHB 将读写总线分开，写数据总线用于从 master 到 slave 的数据传输，读数据总线用于从 slave 到 master 的数据传输。每比传输包括一个地址和控制周期，一个或多个数据周期。地址控制周期不能被扩展，因此 slave 必须在一个周期采样地址信号。数据周期可以通过 HREADY 信号扩展。但 HREADY 为低时给传输加入一个等待状态以使 slave 获得额外的时间来提供或采样数据。另外 slave 通过响应信号 HRESP 反映传输状态。

一般情况下 master 完成的完整的 burst 传输，arbiter 才会授权给其他的 master 接入总线。然而为避免过大的判决延迟，arbiter 也可能打断 burst 传输。在这种情况下 master 必须请求再次接入总线以进行中断的 burst 的剩余部分的传输。

## 6、基本传输

一笔传输由如下两部分组成：

- 地址段，一个周期
- 数据段，一个或多个周期，可以由 HREADY 发出请求延长一个周期


图三显示了一笔没有等待状态的简单的传输：

- HCLK 上升沿 master 驱动地址和控制信号
- HCLK 下一周期上升沿 slave 采样地址和控制信息
- 获得地址和控制信息后，slave 发出相应的放映信息，在第三个时钟上升沿被 master 采样，同时 slave 完成数据的读写操作。


这个简单的传输例子显示地址和数据传输发生在不同的周期。事实上，与这笔传输的地址段传输的同时发生的是上一笔传输的数据段传输。这种地址与数据的交叠是总线流水线的特征，允许高速传输，并为 slave 响应一笔传输留出充裕的时间。

图四显示了带有等待状态的传输。写数据操作 master 必须在扩展的周期内保持总线上的数据稳定，而读数据操作则只需 slave 在传输完成前的一个周期提供有效的数据。


扩展数据周期的一个付效应是必须延长相应的下一笔传输的地址周期。图五显示了三笔不相关的传输。传输 A、C 为零等待传输，传输 B 加入了一个等待周期，因此相应的传输 C 的地址周期要进行扩展。



图三、简单传输



图四、加入等待状态的传输



图五、多笔传输

## 7、控制信号


### 7.1、传输类型

AHB 规范定义了四种传输类型: IDLE、BUSY、RETRY、SPLIT, 由信号 HTRANS[1:0] 定义。

HTRANS[1:0]	Type	Description
00	IDLE	Indicates that no data transfer is required. The IDLE transfer type is used when a bus master is granted the bus, but does not wish to perform a data transfer. Slaves must always provide a zero wait state OKAY response to IDLE transfers and the transfer should be ignored by the slave.
01	BUSY	The BUSY transfer type allows bus masters to insert IDLE cycles in the middle of transfers. This transfer type indicates that the bus master is continuing with a burst of transfers, but the next transfer cannot take place immediately. When a master uses the BUSY transfer type the address and control signals must reflect the next transfer in the burst. The transfer should be ignored by the slave. Slaves must always provide a zero wait state OKAY response, in the same way that they respond to IDLE transfers.
10	NONSEQ	Indicates the first transfer of a burst or a single transfer. The address and control signals are unrelated to the previous transfer. Single transfers on the bus are treated as bursts of one and therefore the transfer type is NONSEQUENTIAL.

The remaining transfers in a burst are SEQUENTIAL and the address is related to the previous transfer. The control information is identical to the previous transfer. The address is equal to the address of the previous transfer plus the size (in bytes). In the case of a wrapping burst the address of the transfer wraps at the address boundary equal to the size (in bytes) multiplied by the number of beats in the transfer (either 4, 8 or 16).

图六显示了含有不同传输类型的传输。Burst 的第一笔传输为 NONSEQ; 下一周期 master 不能及时提供传输数据，因此为 BUSY 以延迟下一笔传输；第三笔传输 master 立即发出但是 slave 没有准备好，因此使用 HREADY 加入一个等待状态；第四笔传输不用等待直接完成。



图六、传输类型实例

## 7.2、Burst 传输

AHB 协议规定了 4、8、16beat 传输，以及未定义长度和 single 传输。其中 beat 数乘以 transfer 即为 burst 的长度。AHB 协议支持 incrementing 和 wrap burst, incrementing 为递增的，没有边界；wrap 将地址划分为传输 burst 长度的边界，超过边界部分折返回边界开始处。如传输一笔 wrap4 的 burst，字长为 4byte，第一笔传输的地址为 0x34，会在 16byte 绕回，因此 4 笔传输的地址为 0x34, 0x38, 0x3c, 0x30。表三为 Burst 信号编码说明。

表三、Burst 信号编码


HBURST[2:0]	Type	Description
000	SINGLE	Single transfer
001	INCR	Incrementing burst of unspecified length
010	WRAP4	4-beat wrapping burst
011	INCR4	4-beat incrementing burst

---

100	WRAP8	8-beat wrapping burst
101	INCR8	8-beat incrementing burst
110	WRAP16	16-beat wrapping burst
111	INCR16	16-beat incrementing burst

---

Burst 不能超过 1K 地址边界，注意未指定长度的 incrementing burst 不能超过这一地址边界。图七显示了一笔类型为 WRAP4 的 burst 传输，第一笔传输加入一个等待状态。



图七、4-beat WRAP 传输

### 7.3、传输方向

当 HWRITE 信号为高时，进行写数据传输，master 向数据总线写数据；当 HWRITE 信号为低时，进行读数据操作，slave 产生读数据驱动读数据总线。

### 7.4、传输大小

HSIZE 信号指定了传输大小，从 8bits 到 1024bits，它与 HBURST 共同决定 wrapping burst 的地址边界。表四给出具体编码信息。

表四、Size 编码

HSIZE[2]	HSIZE[1]	HSIZE[0]	Size	Description
0	0	0	8 bits	Byte
0	0	1	16 bits	Halfword
0	1	0	32 bits	Word
0	1	1	64 bits	-
1	0	0	128 bits	4-word line
1	0	1	256 bits	8-word line
1	1	0	512 bits	-
1	1	1	1024 bits	-

## 7.5、保护控制


保护控制信号 HPROT[3:0]为总线接入提供附加信息，用来为需要的模块提供一定级别的保护。保护控制信号指定传输是读取操作码或数据，特权模式或用户模式。不是所有的 master 都能够产生精确的保护信息，因此规范建议如非必须 slave 不要使用 HPROT 信号，故在此不过多介绍此信号。

## 8、地址译码

地址译码器用于为总线上的每个 slave 提供选择信号 HSELx。选择信号是通过组合逻辑对地址码译码产生的，规范建议避免复杂的译码逻辑以保证高速操作。

只在当前的数据传输完成后（HREADY 为高），slave 才会采样地址和控制信号以及 HSELx。在一定条件下可能出现这样的情况：产生 HSELx 信号而 HREADY 为低，在完成当前传输后 slave 会改变。

每个 slave 最小的地址空间为 1kB，所有的 master 的 burst 传输的上限也是 1kB，如此设计保证了不会出现地址越界问题。当一个设计不会用到所有的地址空间时，可能出现访问到一个不存在的地址的情况，这就需要增加一个附加的默认 slave 来为上面的情况提供一个响应。当 SEQ 或 NONSEQ 传输访问到一个不存在的地址，默认 slave 应该提供 ERROR 响应；当 IDLE 或 BUSY 传输访问到一个不存在的地址，默认 slave 会提供 OKAY 响应。地址译码器会带有实现默认 slave 的功能。图八显示典型的地址译码系统和选择信号。



图八 slave 选择信号

## 9、响应信号

Master 发起一笔传输后，slave 可以决定这笔传输的进程；而 master 不能取消已经发出的传输。Slave 通过 HREADY 信号反映传输是否完成，通过 HRESP[1:0]放映传输的状态。Slave 可以如下方式完成一笔传输：

- 立即完成一笔传输
- 延迟一个或几个周期完成 chuansh
- 传输失败返回 error
- 延迟传输，释放总线

### 9.1、传输完成

HREADY 信号用于延长数据部分传输：HREADY 为高时传输完成；HREADY 为低时，传输需要延迟。

### 9.2、传输响应

HRESP[1:0]信号有 OKAY, ERROR, RETRY, SPLIT 四种状态。一笔成功的传输完成时的响应为 HREADY 为高，HRESP 为 OKAY。ERROR 用来指示传输出现问题，如向一个只读存储器写数据。RETRY 和 SPLIT 用来延迟传输释放总线资源。

# 10、仲裁

仲裁机制保证了任意时刻只有一个 master 可以接入总线。Arbiter 决定哪个向其发出接入请求的 master 可以接入总线，这通过优先级算法实现。AHB 规范并没有给出优先级算法，设计者需要根据具体的系统要求定义。一般情况下 arbiter 不会中断一个 burst 传输，将总线接入权让给其他 master。当然未定义长度的 burst 传输是可以打断的。这都要看优先级算法是如何规定的。如果一笔 burst 被打断，master 再度获得接入权限是，会传递剩余的部分。如一笔长度为 INCR8 的传输在传递 3beat 后被中断，master 再次获得接入授权后，会继续传输剩余的 5beat，剩余部分可以由一个 SINGLE 和一个 INCR4 组成，或者是一个 INCR。

用于仲裁的信号有：

**HBUSREQx**: master 向 arbiter 发出接入请求的信号。

**HLOCKx**: 指示是否要进行不可中断的传输。这一信号与 HBURSEQx 同时由 master 向 arbiter 发出。


**HGRANTx**: arbiter 产生指示 master 获得授权。当 HGRANTx 信号为高同时 HREADY 为高时，master 可以向总线传输地址信号。

**HMASTER[3:0]**: arbiter 产生指示那个 master 获得授权。这一信号用于地址控制多路来选择哪个 master 接入总线。

**HMASTERLOCK**: arbiter 产生指示当前传输是否为锁定序列传输。

**HSPLIT**: 供支持 SPLIT 传输使用。

图九显示了零等待周期，HREADY 为高时的判决情况。第一个周期 master 发出总线接入请求，第二个周期 arbiter 做出判决，第三个周期 arbiter 发出授权信号，第四个周期 master 开始传递地址。



图九、零等待状态授权接入

# 11、AHB 组件

AHB 组件主要由 slave, master, arbiter 和 decoder 构成, 下面分别对其接口图和时序图做出介绍, 先介绍一下时序的命名规则。

Tis: 输入建立时间


Tih: 输入保持时间

Tov: 输出有效时间


Toh: 输出保持时间

## 11.1、slave

图十和图十一分别为 slave 的接口和时序图。




图十、slave 接口图




图十一、slave 时序图

## 11.2、master


图十二和图十三分别为 master 的接口图和时序图，图十四为 master 授权请求时序图。



图十二、master 接口图




图十三、master 时序图




图十四、授权请求时序图

### 11.3、arbiter

图十五和图十六分别为 master 的接口图和时序图。




图十五、arbiter 接口图




图十六、arbiter 时序图

## 11.4、decoder

图十七和图十八分别为 master 的接口图和时序图。



图十七、decoder 接口图



图十八、decoder 时序图

## 12、其他

AHB 规范还有许多内容在这里没有详细写出，如 SPLIT 传输时 arbiter 和 slave 的工作情况，传输数据宽度与总线宽度不一致的问题的解决，Reset 时序。这些问题都很重要，但是目前的项目还不需要考虑，因此没有写出。

我在读 IEEE802.16 协议和 AMBA 协议时遇到问题，在网上搜索资料，找到了一些中文的读书笔记。看到前辈们写的资料，让我受益良多。因此我在学习 AHB 规范的同时，做以上笔记，梳理知识脉络，记录学习心得，贡献出来供大家研究 AHB 规范。这篇笔记原本想写成总结的形式，但是写着写着竟变成对 AHB 规范的翻译了，而我又极力避免这种翻译，结果有些不伦不类。

第一次写了这么长的读书笔记也是一件值得庆祝的事。我写完之后很有成就感，并提倡大家也在学习的同时写读书笔记分享知识。如果内容有不对之处欢迎批评指正，[我的邮箱为 youlicar@163.com](mailto:youlicar@163.com)

Reference:

ARM, AMBA Specification Rev2.0

吴欣龙, Introduction to AMBA Bus System