

陈凯

出生年月：1997.01

电话：15651905206

籍贯：安徽省马鞍山市

邮箱：chenkai2436@nuaa.edu.cn



教育背景

2019.09-至今	南京航空航天大学	电子与通信工程（研究生）	专业第三录取
2015.09-2019.06	江苏大学	电子信息科学与技术（本科）	Top15%

项目经验

- 2021.01-至今.....（重点实验室基金）
 - **人工智能芯片的单粒子效应研究**
职责：主要负责人；设计工具：Vivado、SDK、ISE；开发板：ZYNQ7035；使用语言：Verilog、C语言
负责工作：基于硬件去设计一个CNN网络，根据CNN网络的设计特点，利用SEU评估平台，对人工智能芯片内SEU错误的传播进行研究评估，并提出合理的加固措施。
- 2020.9-2021.1.....（南理工合作项目）
 - **基于ZYNQ的EV76C660相机调试**
职责：主要负责人；设计工具：Vivado、SDK；开发板：ZYNQ7035；使用语言：Verilog、C语言
负责工作：相机启动模块的编写，包括SPI通信，启动信号的控制；bayer数据转YUV模块的编写；图像传输模块的编写，包括图像RAM缓存、VGA时序编写、HDMI的IP调用、PS端DDR的使用、PS与PL端的AXI总线传输；最终通过仿真验证、板级测试验证设计的正确性。
- 2020.8-2020.10.....（FPGA设计大赛）
 - **基于PYNQ的卷积神经网络（CNN）的实现**
职责：主要负责人；设计工具：Vivado、SDK、HLS；开发板：PYNQ-Z2；使用语言：C++、Python
负责工作：了解CNN的工作原理和开发设计，使用caffe学习框架对CNN进行训练，使用高层次综合（HLS）工具把CNN的C++语言转换成硬件IP，在PYNQ端使用jupyter notebook进行算法设计并调用硬件IP。
- 2021.7-2021.9.....（嵌入式芯片设计大赛）
 - **交通识别智能芯片设计**
职责：主要负责人；设计工具：Vivado、pycharm、DC compiler、modelsim；使用语言：Verilog、C语言、Python
负责工作：使用tensorflow训练卷积神经网络模型，使用的数据集为德国交通标志识别数据集GTSRB，最后提取网络模型和权重数据，使用Verilog语言对卷积神经网络加速器的IP进行设计，包括卷积层，池化层，控制模块，数据传输模块等一系列高性能模块的设计。

学术成果

EI会议ICCDSD：《A rapid Evaluation technology for SEU in Convolutional neural Network circuits》

中文核心：《基于FPGA硬件的单粒子翻转模拟技术》

专利：《高鲁棒SerDes收发电路》

荣誉证书

- 研究生学业一等奖学金
- 2020全国大学生FPGA创新设计竞赛“三等奖”
- 大学生英语六级证书（460）
- 计算机二级证书

专业技能

- ◆ 两年数字 IC 设计经验，熟悉数字系统设计流程
- ◆ 熟练使用 ISE、Vivado等 EDA 工具
- ◆ 有ZYNQ 7000器件的开发经验
- ◆ 熟悉CNN的硬件设计，会使用HLS工具
- ◆ 熟练掌握并使用Verilog硬件描述语言
- ◆ 较强的英文手册阅读和理解能力
- ◆ 具有良好的代码设计风格

